2021-12-02
51次
FPGA開發(fā)工程師
13K-23K/月
工作性質(zhì)全職
職位類別軟件工程師
招聘人數(shù)若干人
學(xué)歷要求碩士
工作經(jīng)驗(yàn)1-3年
性別要求不限
年齡要求不限
招聘部門不限
工作地點(diǎn)安徽/合肥/高新區(qū)
聯(lián)系方式
聯(lián)系人：企業(yè)設(shè)置不公開
聯(lián)系電話：企業(yè)設(shè)置不公開
職位描述
崗位職責(zé)：
1、完成Verilog編寫規(guī)范制定；2、完成通用性Verilog代碼編寫；3、完成整機(jī)Verilog代碼仿真平臺(tái)的搭建；4、完成硬件算法Verilog代碼實(shí)現(xiàn)；5、完成整機(jī)Verilog相關(guān)問(wèn)題分析復(fù)現(xiàn)。任職資格：1、碩士及以上學(xué)歷，博士也可，理工科相關(guān)專業(yè)；2、模電數(shù)電基礎(chǔ)扎實(shí)；有豐富的FPGA使用經(jīng)驗(yàn)、以及豐富的Verilog代碼經(jīng)驗(yàn)；3、熟練使用C/C++、熟悉Modelsim；4、熟悉linux，熟悉VCS+verdi仿真工具者優(yōu)先
1、完成Verilog編寫規(guī)范制定；2、完成通用性Verilog代碼編寫；3、完成整機(jī)Verilog代碼仿真平臺(tái)的搭建；4、完成硬件算法Verilog代碼實(shí)現(xiàn)；5、完成整機(jī)Verilog相關(guān)問(wèn)題分析復(fù)現(xiàn)。任職資格：1、碩士及以上學(xué)歷，博士也可，理工科相關(guān)專業(yè)；2、模電數(shù)電基礎(chǔ)扎實(shí)；有豐富的FPGA使用經(jīng)驗(yàn)、以及豐富的Verilog代碼經(jīng)驗(yàn)；3、熟練使用C/C++、熟悉Modelsim；4、熟悉linux，熟悉VCS+verdi仿真工具者優(yōu)先
職位標(biāo)簽
微信掃一掃，及時(shí)了解投遞狀態(tài)
你目前還沒(méi)有登錄：
立即登錄
申請(qǐng)職位
有時(shí)候，一次不猶豫的投遞，恰恰成就了一次超完美的面試。 